直接キーイングしてもチャピらないスーパーVXOを作る実験

発振回路を直接キーイングしても快適に動作するBJTを使った差動回路による高安定度なスーパーVXOを実現するための実験です

CWのストレート送信機を作るのにドライブ段や終段をキーイングする方法だと受信時にビート障害になるから発振回路自体をキーイングすることにしました。
一般的にスーパーVXOを直接キーイングすることは避けられていると思われます、試すまでもなくチャピるのが分かっているからでしょう
VXO程度の僅かな可変範囲なら問題無いのかもしれません。
前回、水晶でスポット発振として作ったモノを改造しスーパーVXOに発展させましたがスーパーVXOの発振回路を直接キーイングすると少しチャープがあり目標には届きませんでした。

更なる改良を目指してスーパーVXOを直接キーイングしてもチャープ（チャピり）が発生しない手法を確立し、あわせて可変する帯域全域で高安定度なものを目指します。

一つ目はチャープ対策

前回までのスーパーVXOの動作を調べてチャープの主な発生原因は少しずつ判ってきました、その原因は物理現象として必ず起きることですから無くすことは不可能です、ですが起因となる要素を小さくして影響率を減らすことは可能だと思います。

1. チャープはBJT自体の寄生容量が多いと不利であること
2. gmが低いBJT（そうは言ってもFETよりは高いです）は不利なこと

これらの問題を解決するにはCobが小さくてftの高いトランジスタに変更した方が有利だと考えました

水晶でスポット発振をさせて発振回路をキーイングしてもチャープは発生していますが気付かないだけの事です

今までの実験では電源ラインを直接操作していたのでトランジスタの動作としては当然ONかOFFかの0スタートです、これをなんとかしたらいいのでは？
暇さえあればとにかく影響率を減らす方法について考えていたら、ふと閃きました。
女神降臨となるのか？、先の通りBJTを変更することと合わせて回路の動作を工夫することで改善できるのではないか、またしても思い込みの夢想が動き出しました。

まずは頭の整理から（なんかい頭の整理したら気が済むのか）、
なぜチャープが発生するのか？（トランジスタの内部現象）

一般的なダイレクト・キーイング（電源を完全に0VからONにする方法）では、トランジスタが「完全にオフ（電流ゼロ）」から「完全にオン（大電流）」へと急激に遷移します。
この時、以下の2つが同時に起きて周波数を揺らします。

1. 結合容量（CbcやCbe）の激変： 電圧と電流が急に立ち上がるため、トランジスタ内部の「動的なコンデンサ成分」が大きく変化し、VXOのインダクタンス（L）や水晶の容量と干渉して周波数が引っ張られます。
2. 熱的な急変： コレクタ損失による急激な発熱でシリコンチップの温度が変わり、一瞬で特性が動きます。

前回まではこれらの物理現象を差動回路にすることで打ち消しあいながらも相互補完しながらの差動動作で1石の発振回路よりもかなり改善された動作に持ち込めましたが解決には至っていませんでした。

しかし、「発振が止まるギリギリのブレイクダウン（低電流）状態をベースラインにする」手法では、これらが劇的に改善されるはずです。完全にゼロから立ち上げるのではなく、トランジスタには「発振はしないが、直流的にはすでにバイアスがかかって温まっている状態」を維持させます。そこからエミッタ抵抗をスイッチして通常動作（振幅最大）へ移行させるため、内部容量の変化も、熱的なショックも最小限の振幅（落差）で済みます。

このような考え方が正しいのかどうかは知りませんがwebで探してみたところ真空管時代に試されていたらしいことが分かりました、どうやら既知の技術のようでプレ・キーイング（Pre-keying）と呼ぶそうです。
いつの時代にも同様な悩みがありたどり着く先は同じなのかもしれませんね　ちっとも知りませんでした

2つ目はクラップ発振領域を増やす

これはどういうことかと言うと、VXO用コイルの容量を少なくして周波数可変用のバリコンに大容量を使うため、バリコンの最小容量位置ではクラップ発振をしていますが、回して容量を増やしていく（発振周波数を下げていく）と、ある位置からコルビッツに変身（個人の感想です）するようです。

この変身ポイントというか「クラップらしさが残る範囲を拡大できたらいいな」の対処方法を模索します。

使っているバリコンの容量は意図的に大きいものを使いますからここは譲れません。

説明用に回路図を掲載しておきます

クラップ回路の発振条件としてC3＜C1、C3＜C2というのがあります　教科書にはC3はC1やC2より十分に小さいこととなっていると思います、1/10以下とされている資料もあるかもしれません。
ですが実験中の回路定数はC1とC2が330pFでC3はバリコンを使っていて最大330pFあります、手持ちのポリバリコンだと270pFあります
いずれにしてもバリコンの最大容量時は　C3＝C1=C2ですから少なくともクラップ発振回路ではなくなります。

※　C1とC2を＝としているのはここの分圧比は1対1の時がバリコンの位置に関わらず一定の出力（T1の二次側）レベルで取り出せるからです。発振しやすいようにC1とC2の比率を1対2とか1対3を推奨されることもありますが比率が大きくなるほどバリコンを回したときの出力レベルの変動も大きくなるため好きではありません。

コルビッツになると何がまずいかというと周波数の安定度が低下することです
クラップ発振回路の条件に合わせてC3の容量を少なくする方法もあるかもしれません
しかし、C3（実際はバリコンを使います）の容量を減らすと可変幅が狭くなるのでVXO用コイルのインダクタンスを増やして対応することになりますが、この方法はそもそもの安定性を損ねることになるため好きではありません。

自分なりに設計した現状のままオシロで観察しながらバリコンを回すと一瞬出力レベルがディップするところがあります、おそらくそこがクラップからコルビッツに変身するポイントなのだと推察しています。バリコンの容量を計ったら約100pFでしたからここから逆算するとC1の1/3の容量あたりまでがクラップとして動作しているのではないかと考えました。

それでC1とC2の容量を330pFから更に大きくすればバリコンの330pFもドリフトが少ない安定領域が増える気がするのです、これが「クラップ発振領域を増やす化」計画ということです。

そうは言っても7MHzの場合に330pFから1000pFへの変更はダメだと思うのです、それで今回はC1とC2を560pFにしてみようと思います、単純計算で560pFの1/3としたら187pFくらいですし、最大容量位置の330pFの時もC1（560pF）より少ない容量なのでC1とC2を330pFにしていた時よりもいい結果を期待できると思います。ただしこれで発振ができるかどうかはやってみないと分かりません。

このC1とC2の分圧コンデンサの容量を増やすと従来の2SC1815GRでは尚更に荷が重く発信させるにはさらに電流を流す必要があるだろうことは容易に想像ができます、そのための2SC3355への選手交代です、ftがとても高いので2SC3355にとって30MHz以下は2SC1815GRを7MHzで使うよりも余裕で動作してくれるはず、言い換えるとgmの低下が少ないから発振させやすいと考えました。

なぜgm（相互コンダクタンス）が関係するのか

今回は色々なことを調べました、1石の発振回路の時はBJT（バイポーラトランジスタ）だとかFETだとか気にしていなかったのですが、差動回路を特にRF回路に利用した場合はどうやら（hFE）ではなく（gm）の方が支配的らしいです。もしかするとそんなことも考えず、習慣的になんとなく作っていたというのが現実だと思います。

備考：　hFEは直流電流増幅率、hfeは交流電流増幅率、gmは相互コンダクタンスです。
gmは入力電圧の変化に対する出力電流の変化の比率であり、電圧を電流に変換する能力（伝達コンダクタンス）を表します。

hFEは周波数に関係ないため、トランジスタ本来の性能を維持します。
hfeは交流信号の周波数が高くなるにつれて大幅に低下します。

1石と違い差動回路を使った発振回路では色々な要素が絡み合うようで難しくもあり面白さだと思います
ごく普通にRF回路で差動アンプを作るのと違って今回の回路ではコレクタ接地のQ1で発振させて共通エミッタを通してQ2に入ります、Q2はエミッタ入力のベース接地アンプとして動作をしコレクタに入れた同調回路の二次側から信号を出力します。

Q1から見てQ2はとても重い負荷になり発振したエネルギーはQ2にガッツリと吸い取られますからgmが低いと発振できないのです。ここは言い換えるとgmが低いと発振できないためループゲインを1以上に上げるために2SC1815GRを使った前回の実験では多めに電流を流してgmを稼げば発振できることを学びました。

\[BJT一石の場合はのgmは[g_{m} = \frac{I_C}{V_T}]で表されます。\] \[{V_T}は26mVが定数として使われます。\]

式が示す通りBJTは電流を増やせばgmが上がるようです。

差動回路では各トランジスタ単体のgmは、それぞれのコレクタ電流で決まるため、以下のようになります。

\[g_{m1}=g_{m2}=\frac{I_{C1,2}}{V_{T}}=\frac{I_{EE}}{2V_{T}}\]

この式から解るのは差動にすると電流を増やす必要がある（1石と比べたら）ということです。

しかもこれらの計算式は理屈であってAFでの場合は問題無いのですがRF回路では計算式通りにはいかなくて更にgmが低下するのが一般的ですしftの低いBJTほどそれは顕著に現れます
データシートを見ると電流を増やすことでftやgmが上昇することが読み取れます、逆に言うと電流が少ないと期待した特性を発揮できないということです。
2SC1815は本来AFの小信号用トランジスタなのでRFで使うと余計に厳しいのかもしれません。

上記の式で解るようにバイポーラトランジスタは電流を増やせばgmは上がるので2SC3355にしなくても2SC1815のまま電流を増やせば対応可能だとは思います、ですがあまり電流を流すと、夏場の暑さならいいのですが、真冬のくそ寒い日にキーイングしたら急激な温度変化で短時間でのQRHもすごい事になる気がして怖いです。そんなわけで発振回路の消費電流はそれなりに少ない方がいいと思います。

今回のような回路手法ではBJTが有利です、改善するつもりで2SK241で作ってみようなんてことはお考えにならない方がいいです、理由は何度も説明しているgmがそもそも低すぎます。
FETは電流が「2乗特性」でしか増えないし根本的に gmが低く、今回のような回路には適していません。

いずれにしても今回は差動回路を使ったスーパーVXOでの考察に特化しているため、適材適所ということで特定のデバイスに対して肯定や否定をしているわけではありません。

それと蛇足ですが
2SC1815などの汎用石が高周波で動かなくなる理由の一つに、容量Cobの大きさだけではありません。ある周波数を超えたあたりから、素子内部で『位相の遅れ（時間差）』という、単なる数字の gmでは表せない複素数の闇が牙をむき始めます。
この『位相遅れ』をどうにかして騙し、1815の限界をブチ破る技法（ベース接地やカスコード接続など）もありますが……それはまた、別の深い沼のお話です。

実際に作ってみよう

目標としては一部の定数を変更すれば30MHzまでは確実に動作することを目指してftの高いトランジスタに変更します
差動回路のところは2SC3355を使い、SEPPのところはあれこれ試したいことがあったので2N3904-Yと2N3906-Yを使います「秋月電子で5円/1個」。
2SC1815や2SA1015とはピンアサインが異なるためご注意ください。

2SC1815のECBに慣れていると2SC3355のBECや2N3904/3906のEBCは最初は慣れないですね、でも世界的には2N3904/3906の方が標準のようです。
2SC3355のftは6.5GHzで今回使うUTCのセカンドソース品は7GHzとなっています
こんなにftが高い必要は無いのですがCobがtype=0.65pFというのがありがたいのと入手性の高さから決めました。
SEPPに使うトランジスタの2N3904-YはNPNタイプでftが300MHzです、2N3906-YはPNPタイプでftが250MHzです。
汎用の小信号トランジスタでコンプリで入手できてftが高いのは今となっては珍しいです。

全体の回路図を示しておきます、前回のスーパーVXOと基本的に大きな変更はありませんがPre-Keying用の回路を追加しています。

定数を書いていないところは今後の実験で決めていく予定です
特にQ1・Q2のエミッタ抵抗（R3とR12）は実働テストしないと見当もつきません。
C3・C4は560pFにする予定です。

Y1・Y2は7.03MHzでHC-49タイプの水晶をサトー電気で買いました、HC-49USより水晶片が大きいからドライブレベルが少し強くなっても安心だしスーパーVXOには向いていると思います
どれくらい可変できるかはやってみないと分からないです。

トランジスタを変えたことでどれくらいの違いがあるのか確認するために分圧コンデンサのC3・C4は今までと同じ330pFにして何mA流すと発振するのか見ておきます（2SC1815GRの時は3.3mA流す必要がありました）。

今回もSEPPのバッファ回路を乗せています、汎用性を考えるとバッファも含めて1つのユニットとしてまとめておく方が何かと使い勝手がいいと思います。

動作テストしてみたら問題だらけだった

この実験で使った2SC3355は手持ちの中から選別してhFEの最も低いペアを使いました、大当たりでたまたまうまく行ったという流れを避けるためです
エミッタには片側だけ抵抗を入れているし動作上Q1とQ2の役割が全然違うので選別の意味は無いと思いますが性分なので逆らえないです。

2SC3355にしたことで発振はしやすくなったのは事実、ここは狙った通りで良かった
だけど残念なことに安定動作を確保するには2SC1815GRと同様に4.5mA流さないとうまくない　なんでやねん
これは予想外で2SC3355にした意味が無いではないか。

2SC3355はftが高すぎてバイアスによっては異常発振したり出力が歪んだりしてなかなかじゃじゃ馬ですな
オシロで状態を確認してできるだけ最適化に向けて定数を変更してみました。

最も動作の足を引っ張っていたのはR4の22Ωでした、Q1とQ2の結合が強すぎて22Ωを入れていますがもっと大きな抵抗に変更する必要がありました、何通りか試してみて51Ω（47ΩでもOK）が最適でした、たったこれだけの事ですがようやく少ない電流で強い発振を確保できるようになりました

このR4を51Ωにした状態でバイアスとエミッタ抵抗を調整していきました
バイアス供給用の分圧抵抗R7（15kΩ）を22kΩに変更してベース電圧を少し高めに設定し、この状態でエミッタ抵抗R3を一時的にボリュームにして発振が開始される電流を調べました。

結果的に、発振開始の消費電流については1.18mA（Q1とQ2合計）で発振ができるようになりました、これはバリコンを最小容量にしてテストした時の値です、バリコンを回すと途中で発振が停止することも分かっているので最大容量時でも発振させるには2mAくらい流す必要がありました。

だけど2mAだと時々発振に失敗するみたい、少し立ち上がりも遅い気がするので2.5mAにしたらまずまずの調子になりました、さらに冬場の寒い日とか環境温度のことも考慮して更に多めな3mAを狙います。
電流調整用にエミッタ抵抗の代わりで一時的に入れているボリュームを外して測ると1.07kΩだったのでR3は1.1kΩにして実測したら2.8mAでした、バイアスの分圧回路（R6とR7）で182μAくらい食われるのでJ2の2番ピンのところで測ると約3mAと表示されたのでこれでよしとします。

次にいま最も興味があるのはプレ・キーイング方式です
R12の最適値を探すためにボリュームで電流を見ながら探りました
電源電圧が8Vのときは発振開始の最小電流は1.18mAなのでこれよりも少なければ発振できないことを利用します
とりあえず1mAに設定しボリュームの抵抗を計ったら2.78kΩだったのでR12は2.7kΩの抵抗にしました、バイアス用回路の電流を引くと約0.8mAがスタンバイ時における差動回路の電流となります。

Q1とQ2にはスタンバイ時のアイドリング電流としてそれぞれ0.4mA流れているので発振はしませんが稼働状態に近い状態に維持されると考えられます、これで0スタートと違ってトランジスタ内部で起きている急激な変動がなくなりますからチャープは発生したとしても気付かないレベルになっているはずです。
プレ・キーイング方式のおかげでチャープの低減効果と熱変動などによる発振周波数のドリフト（QRH）も気にしなくていいレベルまで小さくなると推察することができます
まさに一石二鳥ですね　思惑通りいくかどうかはわかりませんが　悪くなることは無いはずです
このドリフトの件は寒い時期の方が効果が確認しやすいと思います。

このR12をQ5の2SC1815GRでスイッチしキーイングします
キークリック防止のため気休め程度ですがC13（0.22uF）とR13（22kΩ）そしてR14（10kΩ）の時定数回路で立ち上がりを少しなまらせています。
今後モニターしてみて必要があれば調整しようと思います。

今回使った水晶は前回作ったスーパーVXOから取り外した7.023MHzです、サトー電気で7.03MHzの水晶を買ったのですが、どうしたことか殆ど可変できなかったので原因を調べる気も無くそうしました、同じくサトー電気で買った7.01MHzの方は問題なく可変幅（30KHz程度）を取れたので水晶の個体差なのか、たまたまアクティビティがとても低いのが混じっていたのか知りませんがガッカリですね。

作業途中で反省ですが、プレ・キーイングがチャピり対策に効果絶大なら差動回路にする必要は無く最初の2SC1815GR1石の平凡な回路で良かったのではないかと反省しています。まあそのやってみないと次のアイデアも出てこないので・・・

発振回路を構成する分圧コンデンサの容量を増やしてクラップ発振回路の領域を増やす計画は断念しました
C3とC4を560pFにしてみましたが発振が弱くなりすぎて各部の調整が面倒なので諦めました、チャープの抑え込みはプレ・キーイングに委ねることとしました。

スーパーVXOを測定してみよう

定数が決まったところで回路図を載せておきます、これは暫定的な回路図にです
この時点ではうまくできたと思っている。

発振部の電流を前回よりも少なくしたため出力が低下してしまい接続予定の2SC1815の4パラPPアンプを押し切れなくなりました、実測で800mW程度だったのでSEPPの動作点を変更し対応しました、入力インピーダンスを上げるためにR8とR9を1.6kΩから2.2kΩに変更しR10とR11の4.7Ωを2.2Ωにしました。少しアイドリングが減りましたが歪なく出力できるのでOKとします。

何かの参考になるかもしれないので波形の画像を載せておきます
エミッタのところは波形が汚くて見せたくないのですが、精々こんな程度の事です

バリコンの位置でエミッタのレベルは大きく変化しますが、回路全体ではうまくバランスしてくれるので出力は殆ど一定です。

バッファ（SEPP回路）出力はこの画像では1.47Vppですが、冒頭に書いたように動作点を変更したので現在は1.75Vppの出力になっています。

次はとりあえずスプリアスを見ておきます。

こんな感じのスプリアスなのでLPFで簡単に落とせるでしょう
発振回路のコレクタ側に同調回路を入れた特性としては良好な方だと思います。

チャピらないスーパーVXOの実力テスト

バラックのままですけど向こうにおいてるIC-7300でモニターしてみました、少なくとも「直接キーイングしてもチャピらないスーパーVXO」は、うまく行ったと思います。

急遽PICでエレキーを作って動作テストしてみると聴感上ほんのわずかですが立ち上がりが遅い気がします。
これの対処方法を考えたのですがどれくらい効果が出るのか判らなかったので、これまた急遽スポット発振器を作って模擬テストしてみました。
本番機と大きくかけ離れたものだと参考になりにくいので本番機に寄せた回路で仕上げました、ごく普通の1石クラップ発振回路にして7.01MHzの水晶と2SC3355で作ったこの発振器は0.65mAくらいで発振したので0.7mAに設定してモニターしてみました。
ここまでは問題は無いのですがエレキーを繋いで使ってみたら、あらあら使い物にならないですね立ち上がりが遅くてスポット発振回路でもこうなるんだって思いました。

電流を少しずつ増やしながらテストしてみると1.5mAくらい流すとキーイングについてくるようになりました、予想通り電流を多めにしないと立ち上がりが悪い事が確定しました。

本番機でいろいろテストすればいいのですがALLPCBが使えなくなってからは仕方なくJLCPCBに基板をオーダーしています、このJLCPCBは「安い・早い」が取り柄ですが基板はボロくて銅箔の接着がとても弱く熱に弱いです、そのため何度も部品の付け外しをするとランドがはがれてしまいます、それとエッジの加工が汚くてガタガタです。
そんなわけで別の基板で検証し本番機に採用するという、とてもめんどくさい事を仕方なく行っています。

とりあえず本番機の方で送信してモニターしてみます。

数日回路は変更しないで時々モニターしてみてはなんか今一つOKを出せない感じで、起動時のジッターが大きいのか立ち上がりに問題があるのか悶々と考えていました。

今回もまたまたゴールにはたどり着けていません
そのためさらに改良に取り組む必要があります、あと少しなんですけどね。

少なくとも目標は達成できていると思います、チャピらないしドリフトも少なくてこのままシャーシに組み付けて、電源回路も載せればこのバラックの状態より良くなると思われるので気にしなくてもいいのかもしれません。

とにかく立ち上がりの一瞬のあの違和感が改善できたら完成にしようと思い発振するための条件や起動時のトランジスタの変化など整理しなおして熟考しもしかしたらと思ったのがQ1とQ2のバイアスです、ここが思った以上に振られているのかも？　それで測ってみました。

赤丸で囲たA点とB点の電圧を測り何が起きているのか想像してみました
R6とR7は22kΩを使っています、ブリーダ電流は約0.18mAです、A点のスタンバイ時は3.968Vあり、送信時は3.823Vに低下します、この差は0.145Vです。
B点はスタンバイ時に3.823Vで送信時は3.758Vでした。
R1とR2は10kΩでQ1とQ2のそれぞれのベースに接続しています、10kΩでの電圧降下もあり53mVですがこれは発振時に高速で振られているのでテスターで確認した53mVは平均された表示上の値です。
問題視するべきはA点の0.145Vの変動です、トランジスタのバイアス電圧としてこの0.145Vは無視できないです。

これを改善するためにR6とR7を22kΩから3.9kΩに変更しました、これでブリーダ電流は0.18mAから1mAになりベース側に吸い込まれる電流の変化に強くすることができます。

3.9kΩに変更するとA点はスタンバイ時に3.999Vで送信時は3.966Vとなりこの差は0.033Vにすることができました。ベースに流れる電流に大きな違いは無いので以前の53mVが50mVに変化した程度ですがベースのバイアス電位の変動を小さくすることができました。

それと先ほどの起動時の立ち上がりについて電流は少し多めが良いという結果が出たのでこれも最終回路に反映させることにします、ベースバイアス電圧も僅かではありますが変わったので再度エミッタ抵抗を調整しておきます2.8mAだったのを4mA程度を目標にします、手持ちの抵抗との関係もあり最終的には約4mAといったところでしょうか、ブリーダ電流も含めて約5mAとしました。

今回は省いていますが、発振回路を直接キーイングしているため発振開始時、つまり起動時の立ち上がりのほんの一瞬だけ瞬間的に電圧がドロップするのを抑えるとさらに改善されます。
C5とC9の2か所です、特にC5はQ1のコレクタ直近に取り付けることが重要です、現在0.1μFを入れていますが最初は0.01μFでした。特に違いが出たのはQ1のコレクタに入れているC5です、これを0.1μFにすると短点を高速連射すると信号の出始めの頭の部分が聴感上ですが改善されました、何かしらジッターのような濁り感が減少しました、C9の方はバイアス電圧の揺らぎを抑える意味でも重要な意味を持っています、そのためC5とC9の0.1μFに10μFを追加でパラっておくと良いです。
蛇足ですがC5がコレクタから離れた位置にあると配線のL分と合わさってパスコンとしての働きが低下するのでコレクタから数ミリ以内に配置するのが良いです。

ここらで実験は終了とします、最終的にモニターしたときの音調はこんな感じです。

発振回路の電流を増やしたので出力も大きくなるのですがSEPP回路の方もついでにアイドリングを増やしておきました、これはただの気休めです、2SC1815・2SA1015と違って2N3904・2N3906は少し多めに流す方が特性が良いみたいなので・・・。

とりあえず数か所の定数を変更したので波形などを確認しておきました。波形自体は以前と同様ですが信号レベルが大きくなっています。

ここのエミッタのレベルが高くなりすぎてバリコンの位置によっては異常発振をし特定周波数でスプリアスが激増したのでR1（22Ω）を33Ωに変更しドライブレベルを下げました、エミッタの波形は33Ωに変更後のモノです。

発振ユニットタ単体では7倍は目立たないのですが終段アンプとの総合的な特性での結果なのでこういうこともあるのでしょう、発振パワーに余裕があるのでR1（33Ω）をもう少し増やすといいかもしれません、今のところ終わりにしたいのでこのまま放置しておきます。

ここにたどり着くまでずいぶんと時間がかかりました、1つ解決すると次の問題が見えてきての繰り返しでしたが勉強しながらたくさんのスキルを獲得できたように思います。

今度こそ最終回路です

それとSEPP回路は回路図の定数でアイドリング電流は1.6mAですが動作には余裕があります、実際の動作時には10mAくらい流れます。

周波数のドリフトは最終回路での計測はしていませんが、実験の途中で測った時は回路の起動直後（発振させた状態）から1時間ほど見ましたが、上に30Hz、下に50Hzの範囲でフラフラしていました、机上にむき出し、エアコンの風はあたるしで気流の影響は受けていますが最低発振周波数にして計測したので条件は最も悪い中での特性です、このドリフトを計測したときはプレ・キーイング回路を搭載していなかったので完全にコールドスタートでの計測です。
しかし現在はスタンバイ時に僅かな電流を流しているので実際に使うときのことを考えるといい感じにウォームアップされるため実用上のドリフト（QRH）は一切気にしなくていいと考えています。
信号音のモニターの動画でもわかると思いますがバリコンを回すのに手で触れたり基板の近くに手が近づいたりしてもふらつきませんからとても安定したものとなっています。

感想

チャピらないスーパーVXOはこれで実現できました、周波数ドリフト（QRH）も少なくて実用性はあると確信しています。（個人的感想です）

トランジスタの動作について調べながら取り組みました、例えばどんなに優れた超低ジッターの発振回路であっても起動時には必ず莫大なジッターが発生することも知りました（物理現象なので）
この起動時に起きるあるいは発生する諸々の現象は押さえることはできても0にはならないということで本来は発振回路をキーイングするべきではないというのが鉄則らしいです。

本来は無理に発振回路をキーイングしないのが大人の対応なのかもしれませんが、技術的に解決する方法を知っていれば何かの役に立つし応用もできると思います。
スタンバイ時に僅かに電流を流しておくプレ・キーイング方式はとても面白いアイデアです、これを先に思い付いていたら差動回路は利用しなかったようにも思います、もっとシンプルに同様なスーパーVXOが作れるとしたら自作家の方たちには朗報と言えるのではないでしょうか。

一つずつ問題を解決していたら最終的に発振パワーに余裕ができたので分圧コンデンサのC3とC4は330pFから470pFに変更できると思われます、ですが今のところ目標の性能が出せいるので深追いはしません

こんかいの探求は今の時代には無用な技術かもしれませんが、PLLやDDSはそれを動かすだけでけっこう電流を食いますから省エネを必要とするときには活躍すると思います。

熟練のOMさんには無用なのでしょうが、これからスーパーVXOを作る方へ参考になれば幸いです。

それと、今回の実験は7MHzです、他のバンドの場合はそれなりに定数を設定しないといい結果は出せないので抑えるツボが伝わればそれでいいかと思います。